清华大学数字电子技术基础视频全程录像165讲附课件 王红讲授 百度网盘免费下载
链接：https://pan.baidu.com/s/1UM0Ekt0rNd6O076an5bGgw
提取码：gnez

课程内容：
0.1 数字量和模拟量
0.2 电子技术的发展历程
0.3 课程的基本任务
1.1 信息与编码
1.2 二进制的补码
1.3 二进制补码运算的符号位
1.4 二进制的编码
1.5 用电压来表达信息
1.6 电压信号的离散化
2.1 逻辑代数概述
2.10 逻辑函数的最大项之积
2.11 最小项和最大项的关系
2.12 逻辑函数的卡诺图
2.13 卡诺图化简法
2.14 具有无关项的逻辑函数及其化简
2.2 逻辑代数的三种基本运算
2.3 几种常用的复合逻辑运算
2.4 逻辑代数的基本公式和常用公式
2.5 逻辑代数的基本定理
2.6 逻辑函数及其表示方法
2.7 逻辑函数形式的变换
2.8 逻辑函数的化简
2.9 逻辑函数的最小项之和
3.0 门电路概述
3.1-1 半导体二极管的开关特性
3.1-2 二极管与门
3.1-3 二极管或门
3.1-4 二极管门电路的缺点
3.2-1 MOS管的基本构造和工作原理
3.2-2 MOS管的开关特性
3.2-3 MOS管的工作特性曲线
3.3-1 CMOS反相器的电路结构和工作原理
3.3-2 CMOS反相器的电压电流传输特性
3.3-3 CMOS反相器的静态输入输出特性
3.3-4 CMOS反相器的动态特性
3.3-5 CMOS反相器的总功耗
3.4-1 其他逻辑功能的CMOS门电路
3.4-2 带缓冲级的CMOS门电路
3.4-3 漏极开路的门电路
3.4-4 CMOS传输门和三态门
3.5-1-1 双极型三极管的输入输出特性
3.5-1-2 双极型三极管的基本开关电路
3.5-1-3 双极型三极管的开关等效电路、三极管反相器
3.5-2-1 TTL反相器的电路结构
3.5-2-2 TTL反相器的工作原理
3.5-2-3 TTL反相器中的几个 问题和输入噪声容限
3.5-3-1 TTL反相器的输入输出特性
3.5-3-2 TTL反相器的输入端负载特性
3.5-3-3 TTL反相器的扇出系数
3.5-4-1 TTL反相器的传输延迟时间
3.5-4-2 TTL反相器的交流噪声容限
3.5-4-3 电源的动态尖峰电流
3.5-5-1 其他逻辑功能的TTL门电路
3.5-5-2 集电极开路输出的门电路
3.5-5-3 三态输出门
3.实验一：与非门电压传输特性曲线的观测
3.实验二：与非门传输延迟时间的测量
4.1 组合逻辑电路的特点
4.2-1 组合逻辑电路的分析方法
4.2-2 组合逻辑电路的设计方法
4.3-1-1 若干常用组合逻辑电路：普通编码器
4.3-1-2-1 优先编码器
4.3-1-2-2 优先编码器的扩展
4.3-1-3 二-十进制优先编码器
4.3-2-1 译码器
4.3-2-2 二进制译码器的扩展
4.3-2-3-1 显示译码器
4.3-2-3-2 显示译码器附加控制端的作用
4.3-2-4 用译码器设计组合逻辑电路
4.3-3-1 数据选择器
4.3-3-2 用数据选择器设计组合电路
4.3-4-1 加法器
4.3-4-2 多位加法器
4.3-4-3 用加法器设计组合电路
4.3-5 数值比较器
4.4-1_4.4-2 组合逻辑电路中的竞争-冒险现象
4.4-3 消除竞争-冒险现象的方法
4.5 可编程器件及EDA1
5.0 触发器的由来
5.1 门电路与触发器的关系
5.2 基本RS锁存器
5.3-1 电平触发的SR触发器
5.3-2 电平触发的D触发器1
5.3-3 电平触发的D触发器2
5.4-1-1 脉冲触发的触发器--主从D触发器
5.4-1-2 脉冲触发的触发器--主从SR触发器
5.4-1-3 脉冲触发的触发器--主从JK触发器
5.4-2 脉冲触发方式的动作特点
5.5 边沿触发的触发器
5.6-1 触发器的逻辑功能及其描述方法--SR触发器
5.6-2触发器的逻辑功能及其描述方法--JK触发器、T触发器、D触发器
5.7-1 触发器的动态特性1
5.7-2 触发器的动态特性2
5.7-3 触发器的动态特性3
6.1-1 时序逻辑电路概述
6.1-2 时序电路的一般结构形式与功能描述方法
6.1-3 时序电路的分类
6.2.1-1 同步时序电路的分析方法1
6.2.1-2 同步时序电路的分析方法2
6.2.3 异步时序电路的分析方法
6.3.1-1 寄存器
6.3.1-2 移位寄存器1
6.3.1-3 移位寄存器2
6.3.1-4 移位寄存器扩展应用
6.3.2-1-1-1 计数器概述、同步二进制加法计数器
6.3.2-1-1-2 同步二进制减法计数器
6.3.2-1-1-3 同步加减计数器
6.3.2-1-2-1 同步十进制加法计数器
6.3.2-1-2-2 同步十进制减法计数器、十进制可逆计数器
6.3.2-2 异步计数器
6.3.2-3-1-1 任意进制计数器的构成方法
6.3.2-3-1-2 任意进制计数器的构成方法--举例(N_gt;M)
6.3.2-3-1-3 任意进制计数器的构成方法--举例(N_lt;M)
6.3.2-4 计数器应用举例
6.4.1-1 时序逻辑电路的设计方法
6.4.1-2 时序逻辑电路的设计方法--举例
6.4.2 时序逻辑电路的动态特性分析
7.0 半导体存储器绪论
7.1 半导体存储器概述和分类
7.2-1 ROM的结构和工作原理
7.2-2 可编程ROM1
7.2-3 可编程ROM2
7.3 RAM的结构和工作原理
7.4-1 存储器容量的扩展-位扩展
7.4-2 存储器容量的扩展-字扩展
7.5 用存储器实现组合逻辑电路
8.1 可编程逻辑器件概述
8.2-8.3-8.4 可编程逻辑器件-FPLA_PAL_GAL
8.5-8.6-8.7 可编程逻辑器件-EPLD_CPLD_FPGA
8.8-8.9 可编程逻辑器件-ISPGDS、PLD的使用
10.1-1 脉冲波形的产生和整形概述
10.1-2-10.2.1 门电路组成的施密特触发器
10.2.2 集成施密特触发器
10.2.3 施密特触发器的主要特点和应用
10.3.1-1-1 积分型单稳态触发器--结构和工作原理
10.3.1-1-2 积分型单稳态触发器--性能参数计算
10.3.1-2-1 微分型单稳态触发器--结构和工作原理
10.3.1-2-2 微分型单稳态触发器--性能参数计算
10.3.2 集成单稳态触发器
10.4.1 用施密特触发器构成的多谐振荡器
10.4.2 对称式多谐振荡器
10.4.3 非对称式多谐振荡器
10.4.4 环形振荡器
10.4.5 石英晶体多谐振荡器
10.5 脉冲电路的分析方法
10.6.1 555定时器电路的结构与功能
10.6.2 用555定时器接成施密特触发器
10.6.3 用556定时器接成单稳态触发器
10.6.4 用557定时器接成多谐振荡器
11.1 数模和模数转换概述
11.2.1 权电阻网络D_A转换器
11.2.2 倒T型电阻网络D_A转换器
11.2.3 具有双极性输出的电阻网络D_A转换器
11.2.4 D_A转换器的转换精度和速度
11.3.1 A_D转换的基本原理
11.3.2 采样保持电路
11.3.3 并联比较型A_D转换器
11.3.4-1 反馈比较型A_D转换器--计数型
11.3.4-2 反馈比较型A_D转换器--逐次渐进型
11.3.5 双积分型和V-F型A_D转换器
I-概述、电路设计及功能仿真
II-指定芯片及时序仿真
III-选外设（自动化）、锁定引脚并生成下载文件
IV-电路扩展设计
V-用Verilog描述状态机电路